O futuro da IA: o segredo da embalagem de painel da TSMC?

O que chegou de novo?

A TSMC deu início à corrida para o desenvolvimento de pacotes de chips massivos, que são essenciais para o futuro da Inteligência Artificial. Uma nova tecnologia está a ser explorada para produzir um único chip que contém 58 chips em uma única unidade. No entanto, o futuro da integração destas tecnologias ainda não está definido, conforme discutido no recente Simpósio Europeu de Tecnologia da TSMC.

Por dentro da máquina (Análise Técnica)

O vice-presidente sênior da TSMC, Kevin Zhang, explicou que as novas tecnologias de empacotamento em nível de painel poderão ser maiores, com dimensões de até 310 mm x 310 mm, em comparação com as atuais tecnologias em nível de wafer, como CoWoS, que atingem no máximo 120 mm x 150 mm. O problema é que essas novas tecnologias não conseguem, pelo menos inicialmente, igualar a densidade das interconexões atuais.

Zhang alerta que o estado da arte em tecnologia de empacotamento ainda reside no nível de wafer, que utiliza litografia avançada e ferramentas de produção consolidadas. Se a indústria do semicondutor não acelerar o desenvolvimento das ferramentas de empacotamento em nível de painel, poderá haver limitações significativas no seu desempenho em comparação com as soluções em nível de wafer.

A principal vantagem dos novos pacotes de painel é, de facto, o tamanho. Enquanto a TSMC está a trabalhar em substratos de 150 mm x 250 mm para as suas tecnologias CoWoS de próxima geração, os primeiros substratos de 310 mm x 310 mm ultrapassam essas dimensões, podendo chegar até 750 mm x 620 mm. Isso pode levar a uma maior integração de chips, mas a transição requer tempo e desenvolvimento.

Vale a pena o investimento?

Neste momento, a TSMC está a preparar-se para lançar a sua linha piloto CoPoS, com uma previsão de produção em grande escala prevista para 2028 a 2029. No entanto, dado que se trata de tecnologia nova que introduz desafios desconhecidos, é mais seguro esperar que os primeiros produtos baseados em CoPoS cheguem ao mercado entre 2029 e 2030. Para os entusiastas do hardware, esta será uma oportunidade interessante, mas é crucial ter atenção ao avanço do preço conforme o mercado se adapta a estas novas tecnologias.

Veredito do Técnico

O desenvolvimento de tecnologias de empacotamento em nível de painel é promissor, mas cautela é necessária ao avaliar o seu impacto no mercado. A longo prazo, podemos esperar inovações significativas que poderão transformar o panorama da Inteligência Artificial e do design de chips.